(A007) Circuit Simulation and Analysis with HSPICE　　
課程說明： 

介紹基礎與常用的HSPICE描述指令，促使設計人員在不需查閱SPICE使用手冊的情形下，就能夠快速地學習和熟悉進行電路模擬時，所需的描述格式及軟體操作。

課程大綱：

1.HSPICE / SPICE Overview

2.Simulation Input and Controls

3.Sources and Stimuli

4.Analysis Types

5.Simulation Outputs and Controls

6.Elements and Device Models

7.Optimization

8. Control Options & Convergence

9.Graphics Tools

10.Application Demonstration
先修課程或學員資格：
　基本電子學及電路理論　　　　　　　　　 　　　
(A008) CMOS MEMS Foundry Service　　
課程說明： 

本課程介紹以CIC提供之CMOS標準製程設計MEMS元件
課程大綱：
1. 申請方式及相關資源

2. Design concepts

3. CMOS process flow

4. CMOS compatible post process

5. Microstructures and layout issues

6. Material properties and database

7. Fundamental cells

8. EDA/CAD tools
　　　　　　　　　　　　　　　　　　　　　　　　
(A009) Full-Custom Layout Editor with Laker　
課程說明： 
Laker為思源科技公司所有之全客戶式積體電路佈局軟體。本課程將介紹如何使用Laker L3來完成電路佈局設計。
課程大綱：

1. Basic Layout Concept

2. Laker Structure Overview

3. Environment setup

4. Import & Export design

5. Viewing design

6. Basic drawing

7. Interactive Verification

8. Magic cell

9. Netlist Connectivity Driven Layout

10. Technology file
　　　　　　　　　　　　　　　　　　　　　　　
(A010) Phusical Verification with Calibre　 　　
課程說明： 
本課程將介紹如何使用Calibre之DRC與LVS來驗證電路佈局。並簡介指令參數，相關驗證規則，及使用圖形分析處理界面來顯示及處理Calibre之DRC與LVS的各類模擬驗證結果。參加者必須已具有基礎的電路佈局設計概念。
課程大綱：
1. Overview

2. Width and Spacing

3. Examples and Debugging

4. Hierarchical DRC

5. Flat vs. Hierarchical LVS

6. Shorts and Opens

7. Connectivity Part 1

8. Connectivity Part 2

9. Texting
　　　　　　　　　　　　　　　　　　　　　　　
(A011) Full-Custom IC Design Concepts(for WS)　 　 　　
課程說明： 
本課程將介紹 Full-Custom IC 設計流程之基本觀念及相關軟體的使用方法, 經由詳細說明使初學者能儘快了解積體電路製程、佈局及電路設計間之相關技術與流程，過程中並將學習使用CADENCE(Virtuoso,Composer..)，SPICE 等各種輔助設計軟體。其中課程內容包含CMOS process, Schematic editor,Symbol editor, Simulation,Physical layout, Layout verification(DRC, ERC, LPE, LVS) 及各步驟間資料格式地傳輸與轉換，大致上含括目前業界所使用的設計環境與流程，以期使學員具佈局概念與設計基礎。
課程大綱：
1. Basic concept of IC Design

2. Circuit Design Flow

3. Design Environment and Process Design Kit

4. Circuit Structure and Simulation Environment

5. Fundamental Layout and Device Concept

6. Layout Design Consideration

7. Verification

8. Process Service

先修課程或學員資格：
適合初學者　　　　　　　　　　　　　　　　　　
(A012) RF MEMS Concepts and Applications　 　 　　
課程說明： 
討論MEMS的製程技術及使用在射頻電路元件的應用與設計。
課程大綱：

1. MEMS Processes and Technologies

2. Applications in RF Transceiver Architectures

3. RF MEMS Components

4. Assembly and Packaging Issues

5. MEMS Component EM Simulation (Lab)
　　　　　　　　　　　　　　　　　　　　　　　
(A101) Cell-Based IC Design Concepts　 　　
課程說明： 
本課程的設計目的是為了讓初次使用Cell-based 方式設計IC 的學員能在短時間內對整個設計流程能有整體性認識，避免未來在實際設計過程中只專注於某些步驟而導至各種相關問題的發生。本課程內容除介紹Cell-based IC 設計流程、標準元件庫、Hardware Description Language 等概念外，還包含Logic Simulator、Logic Synthesizer、P&R等實務觀念。課程中並安排有上機實作，利用多個具代表性之設計範例讓學員能快速熟悉各種 CAD Tool 之基本操作。　
課程大綱：
Session 1
　　Design Flow Overview
　　Standard Cell Library
　　Labs for Session 1

Session 2
　　HDL Overview
　　Verilog Fundamentals
　　Modeling for Functional Verification
　　HDL Simulation
　　Labs for Session 2　

Session 3
　　HDL Synthesis Overview
　　Modeling for RTL Synthesis
　　Design Optimization
　　Labs for Session 3　

Session 4
　　Gate-level Simulation and Debugging
　　Automatic Physical Design
　　Post-layout Verification
　　Labs for Session 4　
先修課程或學員資格：
適合初學者　　　　　　　　　　　　　　　　　　
(A102) Verilog
課程說明： 
Verilog是一種硬體描述語言（HDL），用來設計數位電路。
Verilog-XL是CADENCE針對Verilog 所發展出來的模擬軟體，
數位IC的設計者可用它來做behavioral level,RTL level, 與gate level的模擬。
本課程是CIC為Verilog初學者所開的基礎課程。
這是一個2天的課程，課程內容主要為Verilog語言的用法介紹同時提供上機實做。
課程大綱：

1. Getting Started　

2. Verilog Application　

3. Introduction to Cadence Simulator　

4. Sample Design　

5. Lexical Conventions in Verilog

6. Data Types and Logical System　

7. Structural Modeling　

8. Modeling Delay　

9. Using Compiler Controls　

10. Verilog Operators　

11. Behavioral Modeling

12. Support for Verification　

13. Verilog Test Bench　

14. Modeling Memory

15. High-level Constructs in Verilog
先修課程或學員資格：
具有數位電路設計概念。　　　　　　　　　　 　　
(A103) VHDL
課程說明： 
VHDL為除了Verilog外，另一為硬體設計師所廣泛採用的硬體描述語言。為美國國防部(DOD)計劃所制定之標準HDL。適合用來描述大型數位電路系統。課程內容主要講述程式架構、程式語言語法、電路合成之限制、及常見之數位電路程式。 本課程採用Synopsys公司的VSS VHDL Simulator作為模擬工具。　
課程大綱：

1. VHDL程式語法及架構　

2. Synthesis軟體的限制　

3. 常見電路設計方式　

4. RTL, Gate Level Simulation　

5. CIC軟體設計流程　

6. VSS simulator軟體使用　 　
先修課程或學員資格：
數位設計　　　　　　　　　　　　　　　　　　　　
(A105) Logic Synthesis with Design Compiler　　　
課程說明： 
 本課程配合CIC之Cell-Based Design Flow，介紹邏輯電路合成的基本知識及如何用HDL撰寫有效率可合成之電路，並以Synopsys 為實習工具，配合 Artisan umc 0.18um 1P6M Cell Library 導引學員如何將自己的Verilog或VHDL設計，根據電路環境條件及所需之速度、面積及功率，進行電路合成最佳化。最後，會依據合成後所產生的報告、分析及討論電路合成之結果，針對不符要求之處尋求解決方法。此為Cell-based硬體設計者建議修習之課程。 這二天的課程都有包含實驗，讓學員在上完課之後，立刻上機操作軟體工具，以達到更佳的學習效果。

注意事項:
由於這次課程(2004.07)內容增加不少STA的觀念，採用新的GUI介面Design Vision作教學(因為新版Synopsys 2003.12軟體的Design Analyzer已經被Synopsys拿掉)，並採tcl mode教學，此外，講義檔案不提供下載，強烈建議修課同學一定要購買講義，以方便聽課，作筆記。
課程大綱：

1.Introduction to Logic Synthesis
　 a. Introduction
　 b. Design Object
　 c. TCL (Tool Command Language)
　 d. Static Timing Analysis (STA)
　 e. Synthesis GUI - Design Vision

2.HDL Coding For Synthesis
　 a. Synthesizable Verilog HDL
　 b. Some tricks in Verilog HDL
　 c. DesignWare Library

3.Design Constraint
　 a. Setting Design Environment
　 b. Setting Design Constraint

4.Design Optimization
　 a. Compile the Design
　 b. Memory Generator (Artisan)

5. Synthesis Report and Analysis

6. Advanced Chip Synthesis (DC-Ultra)
　a. Problem and Analysis
　b. Register Retiming
　c. Pipeline Design
先修課程或學員資格：
適合logic synthesis 之初學者( 需Verilog或VHDL 基礎）。　
(A107) HDL Debugging with Debussy　　 　
課程說明： 
在使用 Hardware Description Language (如 Verilog or VHDL) 進行積體電路設計的過程當中, 若能善用除錯工具(debugging tools), 將可大幅縮短設計時程並提高設計品質,本課程介紹如何利用 Debussy 這個除錯工具來協助進行HDL-based IC design。　
課程大綱：

1. Overview　

2. Source Code Analysis Tool - nTrace　

3. Waveform Analysis Tool - nWave　

4. Schematic Generator - nSchema　

5. Finite State Machine Analysis Tool - nState　

6. Interaction Between Four Components　

7. Mixed-Level Debugging　

8. Interactive Simulation Control　
　　　　　　　　　　　　　　　　　　　　　　　 　　
(A108) ARM Processor Design Kit　 　
課程說明： 
本課程將介紹晶片中心所引進的ARM922T處理器以及軟體發展系統，搭配 AMBA的on-chip bus提供了SoC發展與驗證環境平台，另外介紹ARM所提供的Example of ARM SYstem (EASY)，可以讓使用者利用此設計範例，快速的建構ARM-based的SoC設計。
課程大綱：

1. Overview of ARM CPUs

2. ARM Instruction Set

3. Introduction to AMBA on-chip bus

4. Example of ARM SYstem (EASY)

5. Labs
先修課程或學員資格：
 計算機架構,與了解IC設計流程.　　　　　　　　　　　　　
(A109) Integrated System Design Using ADS-DSP Design
課程說明： 
ADS在通訊與DSP系統的架構、設計與驗證上，經由Ptolemy Simulator的系統層級設計環境，可以與ADS-RF設計環境做混和訊號、類比與射頻系統的互動模擬，而得到功能與效能上的驗證；另外還能和HDL軟體(如NC-Verilog或Modelsim)、Matlab、C、TI的Code Composer Studiol做共同模擬，加上豐富的元件、應用模型library及量測、驗證儀器間的連結功能，將能增加電路與系統設計的方便性、速度與精確性，ADS是目前最完整的通訊系統分析平台。
課程大綱：
 • 學習ADS Ptolemy的基礎操作原理與技巧，建立Schematic模擬流程

• 學習使用Component Library，快速的設計與驗證基頻、DSP或數位系統的演算法和架構

• 學習利用繪圖元件和方程式來觀察模擬結果

• 學習建立16 QAM傳送與接收通訊系統

• 學習設計數位濾波器

• 學習ADS-DSP與ADS-RF及Matlab Simulator 的Co-simulation

先修課程或學員資格： 本課程適合修習過通訊系統、數位信號處理的學員　　　　　
(A110) HW/SW Co-Verification with Seamless CVE
課程說明： 
　Seamless提供高效能和高準確性的軟硬體虛擬平台混合驗證，能降低整合性錯誤的風險並加快產品上市的速度，每個Seamless處理器模組包含一個指令集模擬器，能夠執行組合語言碼和除錯,並提供處理器中的暫存器叢集所有的控制和觀察，Seamless並有記憶體最佳化技術的專利，這個技術在嵌入式軟體的執行上提供令人驚豔的速度上的提昇，並使邏輯模擬器有詳細分析和除錯的功能，配合這些特性Seamless可將單晶片系統的測試從硬體雛型系統轉換到虛擬的雛型系統，因此可輕易的更改軟硬體模組，在投入硬體前就能確保軟硬體介面的準確性，大幅的縮短了設計的時程。
課程大綱：
1、 Introduction to Co-Verification

2、 Design Configuration

3、 Optimization

4、 Debugging Design Errors
先修課程或學員資格： 具Hardware、Software co-design及SoC設計基本概念者　　　　
(A111) Tensilica Processor IP Design Kit
課程說明： 
 　　Tensilica Configurable Processor IP 為美國Tensilica公司所開發的可組態化CPU自動產生軟體、發展軟體環境與仿真系統。
　　 由Tensilica公司提供的一個可組態化(Configurable)的內嵌式微處理器，我們可以用來當作單晶片系統控制器或作為數位訊號處理的處理器，配合該公司所提供的軟體發展環境(ISS、XCC Compiler)和指令集擴充編譯器(TIE Compiler)，且可透過仿真硬體模組(XT2000 Board)來作為初步的真品雛型驗証，可大大的縮短設計的時間及可在晶片下線前有效濾除造成晶片成品失敗之因子，使SoC設計成功率大為提高。
　　 課程於理論方面切入，首先介紹Tensilica的Processor -Xtensa的硬體架構，包含有其特有指令集，記憶體架構, 控制界面等。接續為上機操作，由淺至深，先讓使用者了解到相關軟體的使用方法，包含網路上Config所需處理器架構，了解如何使用Tensilica C compiler (XCC), Simulator (ISS), 及Debugger(XT-ddd) 等軟體。
　　 進而深入至使用Tie compiler來提昇整體處理效能, 包含有自創新Tie指令的OP code與register調配，Tie Register File的寫法，及在C中呼叫新的Tie指令等。詳細了解後，必能快速地開發一個新設計應用，並使單晶片系統的研究和實現更為可行。
課程大綱：
1. Tensilica Xtensa RISC processor Architecture

2. Software Tools

3. Labs on Software Basics

4. Xtensa Interface

5. Tensilica's Processor Generator

6. Tensilica Instruction Extension (TIE) Language

7. Labs on TIE Basics

8. Labs on Advanced TIE

先修課程或學員資格： 對計算機結構有一定程度了解者.　　　　　　　　　　　　　
(A112) Integrated System Design Using CoCentric System Studio
課程說明： 
System Studio is a SystemC simulator and specification environment for the joint verification and analysis of algorithmic, architectural, hardware and software models at multiple levels of abstraction. Based on C/C++, SystemC is the standard design and verification language that spans the full development path from concept engineering to implementation in hardware and software.
課程大綱：
*Algorithmic Design with CoCentric System Studio
��. Introduction to CoCentric System Studio-Algorithmic Design
��. Data Flow Graphs
��. Primitive Models
��. Control Models

*Architecture Design with CoCentric System Studio
��. SystemC Language Review
��. Introduction to Architectural Design
��. Hierarchical SystemC
��. SystemC Primitive Models
��. Architectural Exploration
先修課程或學員資格 本課程適合對SystemC語言、System Level IC Design與Hardware/ Software Co-design有研究興趣的學員　　　　　　　　　　 　　　　　　　　　　　　
(A201) Cell-Based IC Physucal Design and Verification with SOC Encounter
課程說明：
　本課程的目的主要是針對Cell-Based IC設計者介紹如何將一個 gate level的電路實際製作成晶片。 如果你剛完成 gate level 電路之製作以及模擬，但是卻不知如何將你的電路製作成晶片的話，那麼這門課程可以幫助你完成你的工作。
課程大綱：
Day 1：
　　* Cell-Based Design Flow Overview
　　* System Startup
　　* Prepareing Data
　　* Floorplan
　　* Powerplan
　　* Placement
　　* Clock Tree Generate

Day 2：
　　* nanoRouter
　　* Prepare for Post-Layout Verification
　　* Design Rule Check
　　* Layout versus Schematic
　　* Post-Layout Timing Analysis
先修課程或學員資格： 1. Cell-Based IC Design kit

2. Verilog or VHDL
3. Logic Synthesis Design Kit 　　　　　　　　　　　
(A202) Cell-Based IC Physical Design and Verification with Astro
課程說明：
本課程的目的主要是介紹如何將一個gate level的電路以Apollo做P&R來實際製作成晶片。如果你剛完成gatelevel電路之製作以及模擬，但是卻不知如何將你的電路製作成晶片的話，那麼這門課程可以幫助你完成你的工作。在三天的課程中，你將會藉著Step-By-Step的講解及實驗熟悉下列各項：　
課程大綱：
1.Milkyway common database。　

2.將Synopsys合成後的gate level電路轉換成Milkyway database。

3.利用Apollo設計晶片的floor plan。　

4.利用Apollo做晶片的placement and routing。　

5.利用Apollo做簡單的DRC/ERC/LVS verification。　

6.Clock tree synthesis。　

7.Dracula DRC verification及Timemill post layout simulation。

8.以Avant! 0.35 cell library為基礎的CIC design flow。　
先修課程或學員資格：
1. Cell-Based IC Design kit

2. Verilog or VHDL
3. Logic Synthesis Design Kit　　　　　　　　　　　　　

(A203) Cell-Based IC Physical Design with Magma Blast series　
課程說明： 
本課程的目的主要是介紹如何將一個Register Transfer level的電路以Magma做合成與P&R完成晶片的設計。這個軟體直接讀入RTL以及時序的限制條件，經過Magma的floorplanning, physical optimization, clock routing, 與detail routing 之後，便可以得到實體的layout之設計流程。
課程大綱：

1.環境設定與Cell library準備。
　
2.設計資料的設定與準備。

3.晶片的floorplanning與power plan之設計。　

4.實體最佳化之介紹與應用。　

5.Clock實現之考量。　

6.Detail Routing之實現。　

7.實體驗證方法。
先修課程或學員資格：

1. Cell-Based IC Design kit

2. Verilog or VHDL
3. Logic Synthesis Design Kit 　　　　　　　　　　　　　
(A204) Post-Layout Simulation Verification with Nanosim　
課程說明： 
本課程將介紹如何使用Nanosim來快速完成電路模擬，無論是full-custom或cell-based電路設計均可以使用。Nanosim是Synopsys公司所發展出來的一套針對混合訊號電路 transistor-level模擬與驗證軟體，整合Timemill / Powermill功能，並接受此兩個軟體相同電路格式，其模擬速度比Spice快數倍；透過Hierarchical Reduction Algorithm (HAR)，可以快速模擬較大記憶體與SOC設計；並提供GUI方便使用者快速完成電路模擬，可與VCS搭配完成HDL與Spice共同模擬。
課程大綱：

1. Introduction

2. Simulation Algorithms

3. Simulation Modes

4. Interactive Mode Debug

5. Ease of Use Commands

6. Additional Features

7. Functional Vector Comparison Checking

8. Dynamic Timing Checks

9. X Propagation

10. Power Features

11. Power Diagnostics

12. Power Budgeting

13. Queue system for Nanosim in CIC
 

　　　　　　　　　　　　　　　　　　　　　　　　　

(A205) Mixed-Signal IC Design Kit　
課程說明：
在本項課程中，以CIC 所提供之軟體為基礎，簡介現有環境中如何進行混合信號電路之模擬、整合及其所需相關環境設定。授課內容包括LAB練習。
課程大綱：

1. Mixed-signal pre-layout simulation with AMS Designer

2. Mixed-signal layout integration with SOC Encounter

3. Mixed-signal post-layout verification with Calibre and Nanosim
先修課程或學員資格：
需先修下列課程並對full-custom flow 及cell-based flow 有基本了解。

1. Full-Custom IC Design kit (for WS)

2. Cell-Based IC Physical Design (for SoC Encounter)
3. Post-Layout Simulation and Analysis with Nanosim　　　　　
(A305) SoPC design with ARM　
課程說明：
　　Altera近年來在PLD晶片之閘數量和繞線技術上改善良多，不僅於晶片內建硬體的DSP模組、高容量的記憶體區塊外，更為因應晶片系統(System On a Chip，SoC)的可行性日趨成熟，而發展出許多SoC架構的MPU周邊，甚將32位元的ARM922T 微處理器(Micro Processor Unit,MCU)直接嵌入PLD晶片內部。
　　Excalibur ARM即是Altera公司的可程式嵌入式微處理器邏輯產品，具有功率管理、系統可配置性和靈活性等特點。從物理結構方面來看，單個Excalibur元件上包含了AHB的多重匯流排結構、可重複配置的記憶體映射(memory mapping)、單埠RAM、雙埠RAM、30萬閘的標準單元區域、嵌入式微處理器IP核心和百萬閘的APEX 20KE PLD，晶片上的電晶體總數達到了8千多萬，對於SoC的系統開發上，是相當有利的一項驗證平台。。因此本課程將介紹Altera之基於ARM922T嵌入式微處理器元件架構、設計流程等…，以期使用者得以快速的建構ARM-based的SoC設計。
課程大綱：
*AlteraR Devices & Altera Design Software Overview

*Embedded Stripe & QuartusR II Features

*AMBA AHB Bus Architecture

*Embedded SoPC ARM Design Flow

*Embedded Stripe Model

*Configuration Methods
先修課程或學員資格：
計算機結構；CIC ARM Design Kit訓練課程　　　　　　　　
(A306) FPGA Desgin with Quartus II　　
課程說明：
本課程將介紹Altera公司所提供的Quartus II軟體的基本設計流程，
以及部分實用的特殊功能用法。Quartus II的功能非常的多，本課程
的重點在於Quartus II的基本使用方法。
課程大綱：
1. Introduction to Altera and Altera Device

2. Essential Quartus II Flow

3. Advanced Topics

4. Other Features
先修課程或學員資格：
大學Logic Design課程 　 　　　　　　　　　　　　　　 　
(A307) FPGA Synthesizer with Synplicity　　
課程說明： 
本課程將介紹Synplicity公司所提供的FPGA合成器Synplify Pro的
使用方法。
課程大綱：

1. Introduction

2. Implementation Options and Contraints

3. Result Analysis

4. Directives and Attributes

5. Optimizations

6. Other Features
先修課程或學員資格：
大學Logic Design課程　　　　　　　　　　　　　　　　　
(A308) FPGA Design with ISE Foundation　　
課程說明： 
ISE軟體乃為Xilinx 公司新一代的設計軟體，其開發的主要原因乃是為支援新一代的元件 Virtex-E/Spartan II，因新一代的元件架構與先前所開發之元件架構有極大的不同，以及因應high gate count 產品的複雜度增高等挑戰，Xilinx 推出新一代的設計軟體 - ISE，本中心為提供學校與業界同步的尖端設計軟體，已將ISE納入支援範圍，從九十一年暑假起開設相關訓練課程供學生參加以瞭解新一代設計軟體的設計環境與流程。
課程大綱：

Day 1
　* Overview: FPGA Concepts
　* Basic FPGA Architecture
　* ISE Design Flow
　* ECS
　* StateCAD & HDL Bencher
　* PACE

Day 2
　* Generic HDL Coding Styles
　* FPGA Synthesis
　* ISE Implementation
　* Timing Constraints
　* Report
　* FPGA Simulation
　* FPGA Configuration
　　　　　　　　　　　　　　　　　　　　　　　　　 　
(A309) Rapid Prototyping with System Explorer
課程說明： 
This "Rapid Prototyping with System Explorer" training course will give the students an introduction the concept of Aptix
System Explorer, MVP Co-verification and the knowledge to speedy use Aptix
verification methodology, especially for multi-million SoC/IP prototyping design.
課程大綱：

1. Aptix System Explorer: Concept

2. Aptix System Explorer: MP4CF

3. Aptix System Explorer: Design Flow
　. Logic Partitioning - Design Pilot
　. Physical Mapping- Explorer

4. Simulation Acceleration-MVP

5. Debugging your design with Logic Analyzer
先修課程或學員資格：
 1. FPGA Design with Xilinx or Altera, FPGA Sythesis with Synplicity, Cell-based Design Concept　　　　　　　　　　　　　　　　　　　　　　
(A403) Design for Testability Design with DFT Compiler and TetraMax　
課程說明： 

隨著設計與製程技術的進步，mulitmillion-gate的設計已經是四處可見了；但是如何測試這個複雜的IC卻是變得相當的困 難。本課程主要是介紹如何設計一個可測試的IC，並且產生高品質的測試樣本。為了讓參加的學員能有收穫，參加的學員要先熟悉Synopsys的DesignCompiler，如果了解Testing相關知識那就更好

課程大綱：
1. Testing相關知識介紹；　

2. Scan Synthesis and ATPG Flow；　

3. Scan Synthesis: Step by Step；　

4. Case Study；　

5. TetraMAX and DC XP；　

6. TetraMAX Flow；　

7. ATPG and Fault Coverage；　
先修課程或學員資格：
Logic Synthesis Design Kit（Synopsys）或是熟悉 Design Compiler　
(A404) Design for Testability with TurboScan　　　　
課程說明：
隨著積體電路製程技術的進步，晶片所能容納的電晶體數量與日俱增，伴隨而來的便是設計複雜度急遽增加，以及晶片設計與測試成本的大幅提升。本課程將介紹如何利用DFT設計工具，來提高所設計IC之可測試性。課程內容除了包含DFT設計工具使用介紹之外，還會講述Testing的基本概念與進行DFT之後所帶來的影響。
課程大綱：

1. Testing相關知識介紹

2. Turbo-BIST-Memory----介紹如何產生Memory BIST電路

3. Turbo-Check-RTL----介紹如何進行RTL設計準則檢查

4. Turbo-Scan ----介紹如何進行Scan Insertion與ATPG

5. Turbo-Fault ----介紹如何進行Fault Simulation
先修課程或學員資格：
1.Cell-Based IC Design Concepts　
2.Logic Synthesis with Design Compiler　　 　　　　 　　　　　　
(A406) RF Measurement                    　　
課程說明：
主要介紹RF測試系統的元件、網路分析儀、頻譜分析儀、雜訊指數分儀等儀器的操作方式及理論，而內容主要包含儀器校正、主/被動元件、LNA、Mixer電路量測方式，描述如何利這些儀器來做on-wafer量測，並探討在做RF電路量測時，所會遭遇的問題及應注意事項。
課程大綱：

1、The Required Component of RF Test

2、Instrument Calibration

3、Vector Network Analyzer

4、Spectrum Analyzer

5、Noise Figure Analyze
先修課程或學員資格：

1. 以在CIC下線製作晶片者優先
2. 未上此課程者或不會操作使用 Wiltron VNA者，不得借用Wiltron VNA　　　　　　　　　　　　　　　　　　　　 　
(A503) Designer　　
課程說明： 
本課程用來介紹 Ansoft公司Serenade軟體的電路設計部份-- Harmonica。Harmonica 為 PC版使用軟體。課 程中將介紹如何利用 Schematic Editor 來編輯電路及利用各種tool 和 simulator來設計線性及非線性高頻電路。 本課程將對 Harmonica 的操作介面及 function block 做詳細解說,並且提供幾個設計範例,讓學生能夠上機實作。　
課程大綱：
1. Introduction　

2. Hierarchical Schematics　

3. Low Noise Amplifier　

4. Oscillator　

5. Single Balanced Mixer　

6. Double Down Conversion Communications Receiver　
　　　　　　　　　　　　　　　　　　　　　　　　　　　
(A506) Design of RF CMOS IC
課程說明： 
 這門課程介紹常見於射頻收發區塊中的高頻操作電路，如LNA ,Mixer, VCO and PA等，了解不同的電路型態，對於要求規格上的限制，並藉由理論的推導，了解選擇元件上的趨勢和影響，進而縮短由模擬達到規格的要求的時間。
課程大綱：
 1.Low Noise Amplifier

2. Mixer

3. Voltage-Controlled Oscillator

4. Phase Locked Loop

5. Power Amplifier
先修課程或學員資格：
 基本電子學，基本微波電路學　　　　　　　　　　　　　　　
(A507) Spectre RF
課程說明： 
 　　Spectre 是 Cadence公司之模擬軟體，SpectreRF 則為 Spectre 之 option，用以模擬高頻電路參數，本模擬軟體是在 time domain上進行分析，但不同於 HSPICE，SpectreRF 可以模擬頻譜上的高頻參數，且配合不同製程提供的 Cadence PDK，使模擬環境更加便利。
　　本課程將介紹 SpectreRF 的整體環境，並著重於實際操作，俾使學員能在最短時間內學習 SpectreRF 的完整流程。
課程大綱：

1. SpectreRF Overview

2. S-parameter Analysis

3. Swept DC Analysis

4. PSS

5. PAC

6. PXF

7. PNOISE

8. PDISTO

9. Oscillator & Phase Noise Analysis
先修課程或學員資格：
 Composer 　　　　　　　　　　　　　　　　　　　　　　
(A508) ADS Circuit (WS)　
課程說明： 
本課程將介紹 Agilent ADS軟體的電路設計基本模擬方法。課程中將分別以範例與解說的方式對ADS中的電路模擬方式作介紹，包括直流、交流、S參數、暫態、Harmonic Balance、Circuit Envelope與Ptolemy等。
課程大綱：

1. Circuit Simulation Fundamentals

2. System Simulation Fundamentals

3. DC Simulation and Circuit Modeling

4. AC Simulation and Tuning

5. S-Parameter Simulation and Optimization

6. Filters: Transient, DesignGuide, Momentum, DAC

7. Harmonic Balance Simulation

8. Circuit Envelope Simulation

9. Final Circuit / System Simulation (Ptolemy)

　　　　　　　　　　　　　　　　　　　　　　　　　　　
(A509) ADS System (WS)　
課程說明： 
本課程將介紹 Agilent ADS軟體的系統設計模擬部份。課程中將以一個PI4QPSK的通訊系統為例來介紹如何利用ADS軟體來建立一個通訊系統的設計與模擬,其中包含了介紹如何使用ADS軟體來模擬ACPR、BER等參數，以及optimization、statistical analysis的方法。
課程大綱：

1. Review of ADS Simulation Basics
�� Lab 1. Spurious Analysis (Review of ADS Basics)

2. Circuit Envelope Simulation Technique
�� Lab 2. Circuit Envelope & ACPR Analyses

3. Ptolemy Simulation Technique
　 Lab 3. Agilent Ptolemy Analysis

4. ADS Co-simulation (Combine Analog/RF parts and DSP parts)
�� Lab 4. Co-simulation Analysis

5. BER Simulation
�� Lab 5. BER Analysis

6. Performance Optimization
�� Lab 6. Performance Optimization

7. Yield (Statistical) Analysis
�� Lab 7. Statistical Analysis
　　　　　　　　　　　　　　　　　　　　　　　　　　　
(A510) ADS Momentum (WS)　
課程說明： 
Momentum為ADS所提供的2.5D平面電磁模擬分析功能，可用來模擬被動電路或元件的拉線或佈局間耦合與寄生效應，所分析之被動電路S、Y、Z參數結果可直接使用於電路分析中，進行電路設計與驗證。在Momentum電磁分析功能中提供了兩種分析模式：Momentum與Momentum RF模式，使用者可以經由電路的工作頻段與尺寸判斷、選擇使用。

課程大綱：

1. Introduction

2. Layout Basics Contents

3. Momentum Basics

4. Momentum Contents

5. Momentum Special Topics
　　　　　　　　　　　　　　　　　　　　　　　　　　　

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　Last Updated 2004/06/16